DERWENT-ACC-NO:

2002-321844

DERWENT-WEEK:

200301

COPYRIGHT 1999 DERWENT INFORMATION LTD

TITLE: Semiconductor device has Schottky

electrode formed on

pair of barrier layers into which

negative piezoelectric

charge is induced

INVENTOR: ANDO, Y; HAYAMA, N ; KASAHARA, K ; KUNIHIRO, K ;

KUZUHARA, M

; MATSUNAGA, K ; MIYAMOTO, H ; NAKAYAMA, T ; OHNO, Y ;

TAKAHASHI, Y

PATENT-ASSIGNEE: NEC CORP[NIDE] , ANDO Y[ANDOI], HAYAMA

N[HAYAI], KASAHARA

K[KASAI], KUNIHIRO K[KUNII], KUZUHARA M[KUZUI],

MATSUNAGA K[MATSI],

MIYAMOTO H[MIYAI], NAKAYAMA T[NAKAI]

PRIORITY-DATA: 2000JP-0196749 (June 29, 2000)

PATENT-FAMILY:

PUB-NO PUB-DATE

LANGUAGE PAGES MAIN-IPC

US 6492669 B2 December 10, 2002 N/A

000 H01L 029/80

JP 2002016087 A January 18, 2002 N/A

012 H01L 021/338

US 20020017696 A1 February 14, 2002 N/A

000 H01L 031/108

APPLICATION-DATA:

PUB-NO APPL-DESCRIPTOR APPL-NO

APPL-DATE

US 6492669B2 N/A

2001US-0892567 June 28, 2001

JP2002016087A N/A

2000JP-0196749 June 29, 2000

US20020017696A1 N/A

2001US-0892567 June 28, 2001

INT-CL (IPC): H01L021/338, H01L029/205, H01L029/417,

H01L029/778 , H01L029/80 , H01L029/812 , H01L031/07 , H01L031/108

ABSTRACTED-PUB-NO: JP2002016087A

BASIC-ABSTRACT:

NOVELTY - A Schottky electrode is formed on pair of barrier layers comprising group III nitride material through a spacer layer (4). A negative piezoelectric charge is induced into either of the barrier layers and a positive piezoelectric charge is induced to Schottky electrode.

USE - Semiconductor device.

ADVANTAGE - Prevents current leakage, by obtaining Schottky barrier of predetermined height.

DESCRIPTION OF DRAWING(S) - The figure shows a sectional view of the semiconductor device.

Spacer layer 4

ABSTRACTED-PUB-NO: US20020017696A

EQUIVALENT-ABSTRACTS:

NOVELTY - A Schottky electrode is formed on pair of barrier layers comprising group III nitride material through a spacer layer (4). A negative piezoelectric charge is induced into either of the barrier layers and a positive piezoelectric charge is induced to Schottky electrode.

USE - Semiconductor device.

ADVANTAGE - Prevents current leakage, by obtaining Schottky barrier of predetermined height.

DESCRIPTION OF DRAWING(S) - The figure shows a sectional view of the semiconductor device.

Spacer layer 4

CHOSEN-DRAWING: Dwg.1/16

TITLE-TERMS: SEMICONDUCTOR DEVICE SCHOTTKY ELECTRODE FORMING PAIR BARRIER LAYER

NEGATIVE PIEZOELECTRIC CHARGE INDUCE

DERWENT-CLASS: L03 U11

CPI-CODES: L04-C11B;

EPI-CODES: U11-C05E1;

SECONDARY-ACC-NO:

CPI Secondary Accession Numbers: C2002-093658 Non-CPI Secondary Accession Numbers: N2002-252315

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2002-16087 (P2002-16087A)

(43)公開日 平成14年1月18日(2002.1.18)


(51) Int.Cl. ⁷	識別記号	FΙ			テーマコード(参考)		
H01L 21/338		H01L 2	9/205	4M104			
29/812		25	29/80		F 5F102		
29/205		2	9/50	J			
29/417		29/80		Н	Н		
29/778							
		審査請求	未請求 請求	項の数12	OL	(全 12 頁)	
(21)出願番号	特顧2000-196749(P2000-196749)	(71) 出願人	000004237	000004237			
		日本電気株式会社					
(22)出顧日	平成12年6月29日(2000.6.29)	A	東京都港区芝五丁目7番1号				
		(72)発明者	中山 達峰				
			東京都港区芝	五丁目7番	1号	日本電気株	
			式会社内				
		(72)発明者	安藤 裕二				
			東京都港区芝	五丁目7番	1号	日本電気株	
			式会社内				
		(74)代理人	100088328				
			弁理士 金田	弁理士 金田 暢之 (外2名)			
					1	最終頁に続く	


(54) 【発明の名称】 半導体装置

(57)【要約】

【課題】従来技術では得ることのできなかった充分な高さを有するショットキ障壁を実現し、リーク電流を効果的に抑制すること。

【解決手段】基板1上に、バッファ層2を介してキャリア走行層3を形成し、その上にスペーサー層4、キャリア供給層5を形成する。キャリア供給層5上には、ソース電極8およびドレイン電極9を設けるとともに、ショットキ層6を介してゲート電極7を設ける。キャリア供給層5はA1GaNにより構成し、引っ張り歪みを有するようにする。一方、ショットキ層6はInGaNにより構成し、圧縮歪みを有するようにする。





.

【特許請求の範囲】

【請求項1】 第一の電子障壁層と、この上に直接またはスペーサ層を介して形成された第二の電子障壁層と、さらにこの上に形成されたショットキ電極と、を備える半導体装置において、第二の電子障壁層中、第一の電子障壁層側に負のピエゾ電荷が誘起され、ショットキ電極側に正のピエゾ電荷が誘起されたことを特徴とする半導体装置。

【請求項2】 請求項1に記載の半導体装置において、 第一の電子障壁層中、第二の電子障壁層側に負のピエゾ 10 電荷が誘起され、その反対側に正のピエゾ電荷が誘起されたことを特徴とする半導体装置。

【請求項3】 請求項1または2に記載の半導体装置に おいて、第一および第二の電子障壁層は、いずれもIII 族窒化物半導体材料からなることを特徴とする半導体装 置。

【請求項4】 下地層と、その上部に形成された第一の電子障壁層と、この上に直接またはスペーサ層を介して形成された第二の電子障壁層と、さらにこの上に形成されたショットキ電極と、を備える半導体装置において、下地層、第一の電子障壁層および第二の電子障壁層が、いずれも(0001)面を主面とするウルツ鉱型のIII 族窒化物半導体層であって、第二の電子障壁層が圧縮歪みを有することを特徴とする半導体装置。

【請求項5】 請求項4に記載の半導体装置において、 第一の電子障壁層が引っ張り歪みを有することを特徴と する半導体装置。

【請求項6】 下地層と、その上部に形成された第一の電子障壁層と、この上に直接またはスペーサ層を介して形成された第二の電子障壁層と、さらにこの上に形成さ 30 れたショットキ電極と、を備える半導体装置において、下地層、第一の電子障壁層および第二の電子障壁層が、いずれも(0001)面を主面とするウルツ鉱型のIII 族窒化物半導体層であって、層厚方向と垂直な水平面内の格子定数の平均値を平均格子定数と定義したときに、第二の電子障壁層の平均格子定数が、下地層の平均格子定数よりも大きいことを特徴とする半導体装置。

【請求項7】 請求項6に記載の半導体装置において、 第一の電子障壁層の平均格子定数が、下地層の平均格子 定数以下の値であることを特徴とする半導体装置。

【請求項9】 請求項7に記載の半導体装置において、 3、膜厚10nmoAlGaNスペーサー層1004、下地層が $Al\alpha Ga_{1-}\alpha N$ ($0<\alpha \le 1$)からなり、第 膜厚20nmon型AlGaNスペーサー層1004、 膜厚20nmon型AlGaNスペーサー層1006 を有なり、第二の電子障壁層が $Al\alpha Ga_{1-}\alpha N$ ($0\le \alpha \le 1$)から 機金属気相エピタキシー方により形成後、反応性イオン

2

α) からなることを特徴とする半導体装置。

【請求項10】 請求項1乃至9いずれかに記載の半導体装置において、前記ショットキ電極がゲート電極であって、さらにソース電極およびドレイン電極を備えたことを特徴とする半導体装置。

【請求項11】 請求項10に記載の半導体装置において、前記ソース電極および前記ドレイン電極が、無歪みまたは引っ張り歪みを有するIII族窒化物半導体層と接して形成されたことを特徴とする半導体装置。

【請求項12】 (0001) 面を主面とするウルツ鉱型の複数のIII族窒化物半導体層と、その上部に形成された、ゲート電極、ソース電極およびドレイン電極と、を備える半導体装置において、前記複数のIII族窒化物半導体層は、GaNからなる第一の層とAlrGal-rN(0<x≤1)からなる第二の層とを含み、第一の層と接するように前記ゲート電極が形成され、第二の層と接するように前記ソース電極およびドレイン電極が形成されたことを特徴とする半導体装置。

【発明の詳細な説明】

0 [0001]

【発明の属する技術分野】本発明はショットキ電極を具備する半導体装置、特に、耐圧、高周波動作、高温動作に優れた電界効果トランジスタに関する。

[0002]

【従来の技術】GaN系半導体は他のIII-V族化合物 半導体と比較してショットキ障壁高さが高いことが知ら れている。例えばワン等によりアプライド・フィジック ス・レターズ (Applied Physics Letters Vol. 68, No. 9, pp1267, 1996) にて報告されている。

0 【0003】この報告の中で、ワン等はPt/GaN及びPd/GaNショットキダイオードを作製し、Pt/GaN及びPd/GaN各々のショットキ障壁高さを測定しており、その障壁高さは各々1.13~1.27eV、0.96~1.24eVである。この値は、例えばGaAs系(~0.7eV)、InP系(~0.5eV)のショットキ障壁高さと比較して高い。

【0004】また、ヘテロ接合電界効果トランジスタの 場合は、通常ショットキ電極と接する半導体層(電子障 壁層)としてAlGaN層が用いられる。例えば、エガ 40 ワ等によりアプライド・フィジックス・レターズ(Appl ied Physics Letters Vol.76,No.1,pp121,2000)にて報 告されている。

【0005】図10はエガワ等により報告された電界効果トランジスタの断面構造図である。図10に示すようにサファイア基板1001上に、膜厚30nmのGaN核形成層1002、膜厚2.5μmのGaN層1003、膜厚10nmのA1GaNスペーサー層1004、膜厚20nmのn型A1GaNキャリア供給層1005、膜厚20nmのn型GaNキャップ層1006を有機合属気相エピタキシー方により形成後、反応性イオン

エッチング(RIE)法によりGaNキャップ層100 6及びAlGaNキャリア供給層1005の一部を除去 し、Ti/Alをソース1007、ドレイン1008各 電極として形成し、ゲート電極1009としてPt/T i/Auを形成することで電界効果トランジスタが製作 される。AIGaN層は、GaN層と比較してバンドギ ャップが大きいため、Pt/AlGaN界面におけるシ ョットキ障壁高さはPt/GaN界面における障壁高さ よりも高くなる。

[0006]

【発明が解決しようとする課題】しかしながら、従来例 の構造では、ショットキ電圧を正側に印加する動作で は、障壁高さが不充分である。特に、ゲート電圧無印加 時のソースードレイン間の電流値が0の電界効果トラン ジスタ、すなわちエンハンスメントモードで動作する電 界効果トランジスタの場合、動作時すなわちショットキ 電圧を正側に印加した時にリーク電流が増大し、増幅率 が劣化する等の課題を有していた。

【0007】この対策として、AlGaN層の厚みを増 大させてショットキ障壁を厚くしリーク電流を低減する 方法が考えられるが、臨界膜厚との関係で一定の制約が あり、充分なショットキ障壁厚さが得られる程度に厚み を増大させることは困難であった。また、AIGaN層 のA1組成比を高くすることでショットキ障壁を高くす ることも考えられるが、AI組成比を高くした場合、層 中の引っ張り歪みが大きくなり臨界膜厚がより小さくな るため、充分なショットキ障壁高さを得ることは困難で あった。

【0008】本発明は上記事情に鑑みなされたものであ って、従来技術では得ることのできなかった充分な高さ を有するショットキ障壁を実現し、リーク電流を効果的 に抑制することを課題とする。

[0009]

【課題を解決するための手段】本発明は、上記課題を解 決するため、ショットキ電極下に圧縮歪みを有する層を 設けることにより、たとえば図1(b)に示すような充 分な高さの2段構造のショットキ障壁を有するバンド構 造を形成せしめ、リーク電流を防止するものである。

【0010】格子定数の異なるIII-V族半導体層を積 層した場合、半導体層に内部歪みが発生し、この内部歪 40 みに起因するピエゾ効果により、層中に内部電界が生じ ることが知られている。例えばIII族窒化物半導体から なる厚膜下地層の(0001)面上に、これより格子定 数の大きな材料を積層した場合、層厚が格子不整による 転移の発生する臨界厚み以下ならば、この層には弾性的 に圧縮歪みが残存する。この歪みによるピエゾ効果によ り、基板から表面側に向かう内部電界が生じる。逆に格 子定数が小さな材料を積層した場合、この層には引っ張 り歪みが残存し、内部電界の方向は逆になる。本発明

ットキ障壁を高くするものである。なお、本明細書にお いて、III族窒化物半導体結晶における(0001)面 とは、図15に示す配置における斜線を付した面をい

【0011】本発明によれば、第一の電子障壁層と、こ の上に直接またはスペーサ層を介して形成された第二の 電子障壁層と、さらにこの上に形成されたショットキ電 極と、を備える半導体装置において、第二の電子障壁層 中、第一の電子障壁層側に負のピエゾ電荷が誘起され、

10 ショットキ電極側に正のピエゾ電荷が誘起されたことを 特徴とする半導体装置が提供される。

【0012】この半導体装置によれば、第二の電子障壁 層中に誘起されるピエゾ電荷の作用により、第一の電子 **障壁層のショットキ障壁を効果的に高くすることができ** る。この結果、リーク電流の発生を有効に抑制できる。 【0013】この半導体装置において、第一の電子障壁 層中、第二の電子障壁層側に負のピエゾ電荷が誘起さ れ、その反対側に正のピエゾ電荷が誘起された構成とす れば、第二の電子障壁層中に誘起されるピエゾ電荷によ るショットキ障壁高さの向上作用がより顕著となる。

【0014】また、第一および第二の電子障壁層を、い ずれもIII族窒化物半導体材料からなるものとした場 合、好適にピエゾ分極が発生し、第二の電子障壁層中に 誘起されるピエゾ電荷によるショットキ障壁高さの向上 作用がより顕著となる。

【0015】また本発明によれば、下地層と、その上部 に形成された第一の電子障壁層と、この上に直接または スペーサ層を介して形成された第二の電子障壁層と、さ らにこの上に形成されたショットキ電極と、を備える半 導体装置において、下地層、第一の電子障壁層および第 二の電子障壁層が、いずれも(0001)面を主面とす るウルツ鉱型のIII族窒化物半導体層であって、第二の 電子障壁層が圧縮歪みを有することを特徴とする半導体 装置が提供される。

【0016】この半導体装置によれば、第二の電子障壁 層が圧縮歪みを有するため、層中にピエゾ電荷が誘起さ れ、第一の電子障壁層のショットキ障壁を効果的に高く することができる。この結果、リーク電流の発生を有効 に抑制できる。

【0017】この半導体装置において、第一の電子障壁 層が引っ張り歪みを有する構成とすれば、第二の電子障 壁層中に誘起されるピエゾ電荷によるショットキ障壁高 さの向上作用がより顕著となる。

【0018】また本発明によれば、下地層と、その上部 に形成された第一の電子障壁層と、この上に直接または スペーサ層を介して形成された第二の電子障壁層と、さ らにこの上に形成されたショットキ電極と、を備える半 導体装置において、下地層、第一の電子障壁層および第 二の電子障壁層が、いずれも(0001)面を主面とす は、このようなピエゾ効果を利用することにより、ショ 50 るウルツ鉱型のIII族窒化物半導体層であって、層厚方

向と垂直な水平面内の格子定数の平均値を平均格子定数 と定義したときに、第二の電子障壁層の平均格子定数 が、下地層の平均格子定数よりも大きいことを特徴とす る半導体装置が提供される。

【0019】この半導体装置によれば、第二の電子障壁 層に圧縮歪みが生じるため、層中にピエゾ電荷が誘起さ れ、第一の電子障壁層のショットキ障壁を効果的に高く することができる。この結果、リーク電流の発生を有効 に抑制できる。ここで、平均格子定数とは、多層膜の状 態における格子定数ではなく、層を構成する材料固有の 10 格子定数をいう。たとえば、(0001)面を主面とす るGaNからなる厚膜下地層の上部に、GaNよりもa 軸格子定数の小さいA I G a N層を成長させた場合、A 1 G a N層には引っ張り歪みが生じた状態となり、層厚 方向と垂直な水平面内では、GaN層とAIGaN層の 格子間隔は等しくなる。本発明における平均格子定数と は、このような歪みがかかった状態の格子間隔をいうの ではなく、その材料の持つ本来の格子定数をいうものと する。なお、層厚方向と垂直な水平面内の格子定数と は、(0001)面の傾斜がない場合は、a軸格子定数 20 と一致する。

【0020】この半導体装置において、第一の電子障壁 層の平均格子定数を下地層の平均格子定数以下の値とす れば、第二の電子障壁層中に誘起されるピエゾ電荷によ るショットキ障壁高さの向上作用がより顕著となる。

【0021】下地層、第一の電子障壁層および第二の電 子障壁層は、たとえば以下のようにすることが好まし い。すなわち、下地層がAlαGai-αN(0≦α≦ 1)からなり、第一の電子障壁層がA1βGa1-βN (α≦β≦1)からなり、第二の電子障壁層が InxG $a_x A l_{1-x-y} N (0 < x \le 1, 0 \le y < 1)$ からなるも のとすることが好ましい。また、下地層がΑ1αGa1- $\alpha N (0 < \alpha \le 1)$ からなり、第一の電子障壁層がA1 β Ga₁- β N ($\alpha \leq \beta \leq 1$)からなり、第二の電子障壁 層がAlrGa₁-γN(0≤ γ < α)からなるものとす ることが好ましい。このようにすれば、ショットキ障壁 高さを充分に高くすることができ、リーク電流をより効 果的に抑制できる。

【0022】本発明は、高電子移動度トランジスタ(H EMT) PMESFET (Metal Semiconductor Field Effect Transistor)等の電界効果トランジスタに適用 した場合、一層効果的である。すなわち、上記各半導体 装置において、ショットキ電極がゲート電極であって、 さらにソース電極およびドレイン電極を備えた構成とす れば、本発明の効果がより顕著に発揮され、ゲートリー ク電流の少ない信頼性に優れる電界効果トランジスタが 得られる。

【0023】この場合、ソース電極およびドレイン電極 は、無歪みまたは引っ張り歪みを有するIII族窒化物半 導体層と接して形成することが好ましい。このようにす 50 保している。たとえば前述した図10のHJFETで

れば、ゲート電極部におけるショットキ障壁を高くする と同時にソース・ドレイン電極のコンタクト抵抗を低減

【0024】また本発明によれば、(0001)面を主 面とするウルツ鉱型の複数のIII族窒化物半導体層と、 その上部に形成された、ゲート電極、ソース電極および ドレイン電極と、を備える半導体装置において、前記複 数のIII族窒化物半導体層は、GaNからなる第一の層 とAlrGa1-rN(O<x≤1)からなる第二の層とを 含み、第一の層と接するように前記ゲート電極が形成さ れ、第二の層と接するように前記ソース電極およびドレ イン電極が形成されたことを特徴とする半導体装置が提 供される。

【0025】従来の電界効果型トランジスタにおいて は、通常、ショットキ障壁を高くする観点からAIGa N上にゲート電極を設け、コンタクト抵抗低減の観点か らドーピングしたGaN上にソース・ドレイン電極を設 けていた。これに対し本発明は、GaN上にゲート電極 を設け、ショットキ障壁を高くするとともに、AlGa N上にソース・ドレイン電極を設け、電極部のオーミッ ク性を高めている。ゲート電極部のショットキ障壁を高 くできる理由は、(0001)面を主面とするウルツ鉱 型のGaNの表面が負の極性を持つことによる。ゲート 電極側の界面近傍においてGaN層が負の極性を持つた め、ショットキ障壁を高くすることができる。なお、G aN表面の負の極性による作用と、上述した半導体装置 における第二の電子障壁層の作用とは、それぞれ異なる 機構によって生じるものであり、後者の方がより顕著に ショットキ障壁を高くすることができる。したがって、 下地層をAlGaNにより構成する等の手法により、上 記GaN層が圧縮歪みを有するようにすれば、より効果

【0026】以下、本発明の作用について図面を参照し て説明する。ウルツ鉱型III族窒化物半導体では、結晶 の歪みにより電位が形成されるピエゾ効果が発生する。 例えば、(0001)面を主面とするGaN層1101 上にGaN層より格子定数の小さいA1GaN層110 2を形成した場合、図8(a)に示すようにAIGaN **/GaNヘテロ界面側(AIGaN層の(000-1)** 面側)に正の電荷が、反対側(AIGAN層の(000 1)面側)に負の電荷が発生する。逆に、(0001) 面を主面とするGaN層1103上にGaN層より格子 定数の大きい In GaN層 1104を形成した場合、図 8 (b) に示すように InGaN/GaNへテロ界面側 (InGaN層の(000-1)面側) に負の電荷が、 反対側(InGaN層の(0001)面側)に正の電荷 が発生する。

【0027】従来のショットキ電極構造では、上記図8 (a)のバンド構造を採用し、ショットキ障壁高さを確

的である。

7

は、GaN層1003上に、AIGaNスペーサー層1004およびAIGaNキャリア供給層1005が設けられ、さらにその上にゲート電極1009が形成されており、概略図8(a)のようなバンド構造となっている。

【0028】ところがこのような構造では、ショットキ 障壁高さをさらに高くしようとしても一定の限界があった。ゲート電極直下のA1GaN層を厚膜にすればショットキ障壁高さを高くすることができるが、前記したように臨界膜厚との関係で膜厚に制限があり、ショットキ 10 障壁高さを高くすることに制約があった。

【0029】これに対し本発明では、電極直下に圧縮歪みを有する半導体層を設けることによりピエゾ効果による障壁高さの向上を図るものである。この点について図9を参照して説明する。

【0030】図9(a)は従来のHJFETを示す図であり、図9(c)は対応するバンド図である。基板90上にバッファ層91を介して厚膜のGaN下地層92が形成され、その上にAIGaN層93および電極95が積層した構造となっている。各々のHI族窒化物半導体層の結晶成長面は(0001)面である。一方、本発明に係るHJFETについて、その構造を図9(b)に、対応するバンド図を図9(d)に示す。AIGaN層93(第一の電子障壁層に相当)上と電極95の間にInGaN層94(第二の電子障壁層に相当)が設けられている点で図9(a)、(c)と相違する。

【0031】本発明に係るHJFETにおいては、このInGaN層94が層厚方向と垂直な水平面内に圧縮歪みを有するため、ショットキ障壁高さが効果的に向上する。図示したHJFETでは、各半導体層の内部歪みが、圧縮モードまたは引っ張りのモードのいずれかであるかは、厚膜のGaN下地層92の結晶格子定数との大小関係によって決定する。InGaN層93の層厚方向と垂直な水平面内の格子定数(a軸格子定数)は、GaN下地層92のそれよりも大きいため、面内圧縮歪みが生じる。このため、(0001)面側に正の電荷が、

(000-1)面側に負の電荷が発生するようにピエゾ 効果が働く。ショットキ金属と概III 族窒化物半導体間の障壁高さHA物質によって規定されるため金属のフェルミレベルを基準としたIII 族窒化物半導体の伝導帯エネルギーは、金属ー半導体界面から遠ざかるにつれて高くなる。すなわち、金属ー半導体界面から遠ざかるにつれて電子の感じる障壁高さが高くなる。したがって、従来例(図9(a))と比較して、ショットキ接合におけるリーク電流を低減することができ、ゲートバイアスを正に印加した場合でもすぐれた電流増福特性を実現することができる。

【0032】以上の点に関し、さらに詳細に説明する。 図9(b)のバンド構造におけるショットキ障壁高さ ϕ α 1は以下の式により表される。

8

 $\phi_{B1} = (\phi_{InGaN} + \Delta E_c) + V_{piezo}$ $\phi_{GaN} : GaNのショットキ障壁高さ$

 ΔE_c : (AIGaNの伝導体下端のエネルギー) – (InGaNの伝導体下端のエネルギー) の値

Vpiczo: ピエゾ効果に起因して In Ga N層93中に 生じた分極による電位差

一方、図9(a)のバンド構造におけるショットキ障壁 高さゆB2は以下の式により表される。

 $\phi_{B2} = \phi_{A1GaN}$

 $\phi_{A1GaN}: A1GaNのショットキ障壁高さ$ 本発明によるショットキ障壁高さの上昇分は $\phi_{B1} - \phi_{B2}$ により求められるが、 ($\phi_{InGaN} + \Delta E_c$) と ϕ_{A1GaN} が 略等しいことから、この上昇分は、ほぼ V_{Piezo} と等しい値となる。すなわち本発明は、電極直下に配置した圧縮歪みを有する層中に発生するピエゾ分極を利用してショットキ障壁高さを上昇させるものである。

[0033]

【発明の実施の形態】本発明における第一の電子障壁層は、第二の電子障壁層の電子障壁を高めるために設けられる。第二の電子障壁層は、第一の電子障壁層上に直接形成することが好ましいが、たとえば10nm以下のスペーサ層を介して形成してもよい。

【0034】本発明において、下地層とは、半導体装置を構成する各半導体層のうちの最も厚みの厚い層であって、他の半導体層の結晶系を拘束する層をいう。この層を基準として他の半導体層の歪みモードが決定する。すなわち、下地層よりも格子定数の小さい層には引っ張り歪み、下地層よりも格子定数の大きい層には圧縮歪みが発生する。

- 0 【0035】下地層の上部に、この層と異なる格子定数 の半導体層を形成した場合、臨界膜厚以上の厚みとする と、半導体層中に転位が発生して格子緩和を起こす。し たがって、ピエゾ分極を充分に発生させ、本発明の効果 を顕著にするためには、半導体層の厚みを臨界膜厚以下 とすることが望ましい。しかしながら、一般に格子緩和 は不完全に進行し、臨界膜厚を超えた場合でも一定の格 子歪が残存する。したがって、本発明においては、一定 のピエゾ効果が得られる範囲内であれば臨界膜厚を超え た膜厚を採用することもできる。
- 40 【0036】上記のように、第一および第二の電子障壁 層は、臨界膜厚以下であることが望ましいが、下限につ いては特に制限がなく、たとえば数原子オーダーが積層 した程度の厚み(10Å程度)でもよい。

【0037】臨界膜厚はマシューズの式(J. W. Matthe ws and A. E. Blakeslee, J. Cryst. Growth 27,118 (1974)) により計算することができる。図14および図15に計算結果を示す。この計算においては、以下の表に示すパラメータを用いた。

[0038]

50 【表1】

۵

	10		
	GaN	AlN	InN
格子定数(A)	3.180	3. 111	3.533
ポアソン比	0.3	0.3	0.3

【0039】以下、本発明の好ましい実施の形態につい て図面を参照して説明する。なお、以下の実施形態にお いて素子を構成する各III族窒化物半導体層は、充分な ピエゾ効果が発現させる観点から、(0001)面を主 面とするウルツ鉱型の半導体層とすることが好ましい。 但し、所定のピエゾ効果が得られる範囲内で種々の形態 10 をとることもでき、たとえば(0001)面から任意の 方向に約55度以内、好ましくは10度以内の角度で傾 斜させることができる。

【0040】(第1の実施の形態)本実施形態に係る電 界効果トランジスタの断面構造を図1に示す。基板1上 に、バッファ層2を介してキャリア走行層3が形成さ れ、その上にスペーサー層4、キャリア供給層5が形成 されている。キャリア供給層5(第一の電子障壁層に相 当)の上には、ソース電極8およびドレイン電極9が設 けられ、また、ショットキ層6(第二の電子障壁層に相 20 当)を介してゲート電極7が設けられている。

【0041】基板1としては、例えばサファイア、炭化 シリコン、のほか、GaN、AlGaN、AlN等のII 1族窒化物半導体を用いることができる。

【0042】バッファ層2は、たとえば400~500℃程度 の低温で形成された低温バッファ層とする。この層は、 基板1と、その上部に形成されるIII族窒化物半導体層 との格子不整合による歪みを緩和する役割を果たす。

【0043】キャリア走行層3、スペーサー層4、キャ リア供給層5はいずれもIII族窒化物半導体材料により 構成される。III族窒化物半導体材料とは、Ga、Al およびInから選択される一または二以上の川族元素 と、Nとを含む半導体材料であり、IniGayAl $_{1-x-y}N$ ($0 \le x \le 1$ 、 $0 \le y < 1$) と表すことができ る。スペーサー層4およびキャリア供給層5は、キャリ ア走行層3よりも電子親和力の小さい材料により構成す る。各層には適宜、不純物を加えることができる。n型 不純物として、例えばSi、S、Seなど、p型不純物 として、例えばBe、C、Mgなどを添加することが可 能である。

【0044】本実施形態では、最も層厚の厚いキャリア 走行層3が下地層に相当し、この層を基準として他の半 導体層の歪みモードが決定する。すなわち、キャリア走 行層3よりも格子定数の小さい層には引っ張り歪み、格 子定数の大きい層には圧縮歪みが発生する。

【0045】ショットキ層6は、層厚方向と垂直な水平 面内に圧縮歪みを有するようにする。具体的には、ショ ットキ層6の格子定数をキャリア走行層3の格子定数よ りも大きくする。このような構成とすることにより、図 *トキ層6中に、圧縮歪み由来のピエゾ分極が発生するた め、キャリア供給層5のショットキ障壁が高くなり、リ **ーク電流の抑制される素子構造となる。**

1 0

【0046】本実施形態における各半導体層を構成する 具体的材料は、種々のものを用いることができる。たと えば、キャリア走行層3をGaN、スペーサ層4および キャリア供給層5をAlGaN、ショットキ層6をIn GaNにより構成することができる。たとえば下地層と なるキャリア走行層3をGaNにより構成した場合、シ ョットキ層6を

 $(I n_x A I_{1-x})_y G a_{1-y} N (0.164 \le x \le 1, 0$ $\leq y < 1$)

により構成すれば、ショットキ層6中に圧縮歪みが生 じ、キャリア供給層5のショットキ障壁を向上させる作 用が発現する。

【0047】(第2の実施の形態)本実施形態に係る電 界効果トランジスタの断面構造を図2に示す。基板1上 に、低温低温バッファ層2を介してキャリア走行層3が 形成され、その上にスペーサー層4、キャリア供給層5 およびショットキ層6が形成されている。ショットキ層 6の上には、ソース電極8、ドレイン電極9およびゲー ト電極7が設けられている。

【0048】基板1、低温バッファ層2、キャリア走行 層3、スペーサー層4、キャリア供給層5およびショッ トキ層6を構成する材料は、第1の実施の形態と同様の 30 ものを用いることができる。ここで、ショットキ層6 は、キャリア走行層3よりも大きい格子定数を有する材 料により構成し、層厚方向と垂直な水平面内に圧縮歪み を有するようにする。これによりショットキ層6中に圧 縮歪み由来のピエゾ分極を発生させ、キャリア供給層5 によるショットキ障壁を高くすることができる。

【0049】本実施形態の電界効果トランジスタは、窒 化ガリウム半導体層のエッチング工程が不要であるた め、プロセスが簡略であるという利点を有する。

【0050】(第3の実施の形態)本実施形態に係る電 界効果トランジスタの断面構造を図3に示す。 本実施形 態は、ショットキ層6の幅がゲート電極7の幅よりも狭 くなっており、ゲート長を短くできるという利点を有す る。なお、このような形態は、ショットキ層6をサイド エッチングすることにより形成することができる。

【0051】 (第4の実施の形態) 本実施形態に係る電 界効果トランジスタの断面構造を図4に示す。本実施形 態では、ゲート電極7下のショットキ層6を厚膜にする 一方、ソース電極8およびドレイン電極9下のショット キ層6を薄膜にしている。これにより、ショットキ層6 1 (b) のようなバンド構造となる。すなわち、ショッ*50 のエッチング工程においてキャリア供給層5が露出しな いので、エッチャントがキャリア供給層5とショットキ層6の選択性を有することが要求されず、エッチングに課せられる制約が緩やかになる。また、キャリア供給層5が損傷を受けることがないという利点もある。

【0052】なお、本実施形態において、ショットキ層 6はドレイン側に延在する形態となっているが、これに より、ゲート電極とドレイン領域との間の電界集中を緩 和することができる。

【0053】(第5の実施の形態)本実施形態に係る電界効果トランジスタの断面構造を図5に示す。本実施形 10態では、ショットキ層10をGaNにより構成している。ショットキ層10の上面が負の極性を持つため、キャリア供給層5に生じるショットキ障壁を高くすることができる。

【0054】(第6の実施の形態)本実施形態に係る電界効果トランジスタの断面構造を図6に示す。本実施形態では、下地層となる基板12を格子定数の比較的小さいA1GaNにより構成しているため、GaNからなるショットキ層10中に圧縮歪みが生じる。このため、キャリア供給層5に生じるショットキ障壁を効果的に高く20することができる。

【0055】(第7の実施の形態)本実施形態に係る電界効果トランジスタの断面構造を図7に示す。本実施形態では、異種基板を用いず、GaNからなる基板13を用いている。基板13は、たとえば、サファイア基板上に低温バッファ層を介して厚膜のGaN層を形成した後、エッチングによりサファイア基板を除去することにより得ることができる。

【0056】(第8の実施の形態)本実施形態に係る電界効果トランジスタの断面構造を図11に示す。本実施30形態では、キャリア供給層5上にソース電極8およびドレイン電極9を設け、キャリア供給層5上にショットキ層6を介してゲート電極7を設けている。ショットキ層6は保護膜20により覆われており、空気と接触しないようにされている。このようにショットキ層6を保護膜20で覆う構造とすることにより、ショットキ層6表面近傍に電荷が誘起されることを防止し、素子の動作を安定にすることができる。

【0057】保護膜20は、窒化シリコン、酸化シリコンまたは窒化酸化シリコン膜等により構成することがで 40 きる。

【0058】(第9の実施の形態)本実施形態に係るショットキダイオードの断面構造を図12に示す。

【0059】基板(不図示)上に、バッファ層(不図示)を介してキャリア走行層3が形成され、その上にスペーサー層4、キャリア供給層5およびショットキ層6が形成されている。ショットキ層6の上にはバッファ層23が設けられ、スペーサ層4、キャリア供給層5の上にはバッファ層22が設けられている。ショットキ層6は、キャリア走行層3よりも大きい格子定数を有する材50

12

料により構成し、層厚方向と垂直な水平面内に圧縮歪みを有するようにする。これによりショットキ層6中に圧縮歪み由来のピエゾ分極を発生させ、キャリア供給層5によるショットキ障壁を高くすることができる。バッファ層22は、引っ張り歪みを有するスペーサ層4および無歪みのキャリア供給層5の上に形成されているため、良好なコンタクト抵抗が得られる。

【0060】(第10の実施の形態)本実施形態に係るショットキダイオードの断面構造を図13に示す。本実施形態は、第9の実施の形態と類似した構造となっているが、バッファ層22がキャリア供給層5とのみ接触している点が異なっている。このような構造となっているため、製造プロセスは第9の実施の形態と比較して簡便になる。バッファ層22のコンタクト抵抗はやや大きくなる。

[0061]

【実施例】実施例1

本実施例の電界効果トランジスタの構造を図1に示す。 以下、この電界効果トランジスタの作製方法について説) 明する。

【0062】基板1としてc面((0001)面)サファイア 基板を用い、この上にバッファ層2としてAIN低温成長バッファ層 (膜厚20nm)、キャリア走行層3としてGaN 動作層(膜厚1500nm)、スペーサ層4としてAIGaNスペーサー層(膜厚5nm)、キャリア供給層5としてAIGaNキャリア供給層(AI組成比0.2、膜厚20nm、Si添加量5×1018cm-3)、ショットキ層6としてInGaN(In組成比0.05、膜厚10nm)を有機金属気相エピタキシャル(MOV PE)法により形成する。MOVPE法による成長温度は、以下のようにする。

バッファ層2:通常400~500℃(例えば450℃) キャリア走行層3(GaN層):通常1000~1050℃(例 えば1030℃)

スペーサ層4、キャリア供給層5 (AlGaN層):通 常1040~1100℃ (例えば1080℃)

ショットキ層6 (InGaN層):通常800~900℃(例えば840℃)

次いで、フォトレジストを塗布し、露光、現像により開口部を設けた後、C12ガスを用いたドライエッチング (ECR法)によりショットキ層6の一部を除去する。さらに第一の金属としてTi/Al (Ti層の膜厚10nm、Al層の膜厚200nm)を電子銃蒸着により形成し、リフトオフの後、ランプアニール(650℃、30秒)することでソース電極8、ドレイン電極9を形成する。その後、フォトレジストを塗布し、露光、現像により開口部を設けた後、第二の金属としてNi/Au (Ni層の膜厚10nm、Au層の膜厚200nm)を電子銃蒸着により形成し、リフトオフすることによりゲート電極7を形成する。以上の工程を経て電界効果トランジスタを作製する。

【0063】本実施例の電界効果トランジスタは、ショ

ットキ層6に圧縮歪み、キャリア供給層5に引っ張り歪 みが残存する。このため、ピエゾ効果により、ショット キ層6中のキャリア供給層5と接する側、および、キャ リア供給層5中のショットキ層6と接する側に負電荷が 誘起される。すなわち、これらの層の界面の伝導帯を高 エネルギー側へ押し上げる方向に電界が発生する。この 結果、ショットキ接合におけるリーク電流を低減するこ とができ、ゲートバイアスを正に印加した場合でもすぐ れた電流増幅特性を実現することができた。また、I n, Al, Ga, 各々の組成比を調節することでゲート 10 電極-動作層間距離、ドーピング濃度とVtを独立に制 御することができる。

【0064】なお本実施例では基板としてサファイアを 用いたが、炭化シリコンなど他の任意の基板を用いるこ とができる。更に、本実施例ではサファイア基板のc面 ((0001)面)を用いたが、III族窒化物半導体が c軸配向またはc軸から任意の方向に約55度までの傾 斜を持った配向で成長し、ピエゾ効果が実施の形態と同 じ向きに発生する面であれば良い。例えばサファイアc 面基板の他に、c面から任意の方向に傾斜を持たせた基 20 板などを用いることができる。ただし、サファイアc面 やa面から傾斜を持たせた基板を用いる場合、傾斜角が 大きくなると良好な結晶性を得ることが困難になるた め、任意の方向に10度以内の傾斜とすることが好まし 43.

【0065】同様に本実施例ではキャリア走行層3とし てGaNを用いたが、他のIII族窒化物半導体材料を適 宜用いることができる。

【0066】同様に各層の膜厚に関しても、所望の厚さ とすることができるが、転位が発生する臨界膜厚以下と 30 することが好ましい。

【0067】なお、本実施例ではGaNキャリア走行層 中に不純物は添加していない。これは、GaN中のN空 孔がn型不純物と同様に振舞い電子を放出し、しかもそ の密度が約5×10¹⁶ c m⁻³ であったため、不純物を添 加しなくてもよいことによるものである。n型不純物と して、例えばSi、S、Seなどを添加することができ る。また、p型不純物としては、例えばBe、Cなどを 添加することも可能である。

【0068】また、本実施例ではソース電極、ドレイン 40 電極としてTi/Alを用いたが、ソース電極、ドレイ ン電極は本実施例中キャリア供給層であるGaNとオー ミック接触する金属であればよく、例えばW、Mo、S i、Ti、Pt、Al、Au等の金属を用いることがで き、複数の前記金属を積層した構造とすることもでき る。

【0069】また、本実施例ではゲート金属としてNi /Auを用いたが、ゲート電極は本実施例中キャリア供 給層であるGaNとショットキー接触する金属であれば よく、例えばW、Mo、Si、Ti、Pt、Al、Au 50 13 キャリア走行層 14

等の金属を用いることができ、複数の前記金属を積層し た構造とすることもできる。

[0070]

【発明の効果】以上説明したように本発明によれば、シ ョットキ電極下に圧縮歪みを有する層を設けているた め、充分な高さの2段構造のショットキ障壁が形成さ れ、電極下のリーク電流を効果的に防止することができ

【図面の簡単な説明】

【図1】本発明に係る半導体装置の構造を示す断面図で

【図2】本発明に係る半導体装置の構造を示す断面図で ある。

【図3】本発明に係る半導体装置の構造を示す断面図で

【図4】本発明に係る半導体装置の構造を示す断面図で

【図5】本発明に係る半導体装置の構造を示す断面図で

【図6】本発明に係る半導体装置の構造を示す断面図で ある。

【図7】本発明に係る半導体装置の構造を示す断面図で ある。

【図8】本発明の作用を説明するための図である。

【図9】 ピエゾ効果について説明するための図である。

【図10】従来の半導体装置の構造を示す断面図であ

【図11】本発明に係る半導体装置の構造を示す断面図 である。

【図12】本発明に係る半導体装置の構造を示す断面図 である。

【図13】本発明に係る半導体装置の構造を示す断面図 である。

【図14】臨界膜厚の計算結果を示す図である。

【図15】臨界膜厚の計算結果を示す図である。


【図16】ウルツ鉱型III族窒化物半導体の結晶構造を 示す図である。


【符号の説明】


- 1 基板
- 2 バッファ層
 - 3 キャリア走行層
 - 4 スペーサー層
 - 5 キャリア供給層 6 ショットキ層
 - 7 ソース電極
 - 8 ドレイン電極
 - 9 ゲート電極
 - 10 ショットキ層
 - 12 基板


06/15/2004, EAST Version: 1.4.1

06/15/2004, EAST Version: 1.4.1









フロントページの続き

(72)発明者 宮本 広信

東京都港区芝五丁目7番1号 日本電気株

式会社内

(72)発明者 国弘 和明

東京都港区芝五丁目7番1号 日本電気株

式会社内

(72)発明者 高橋 裕之

東京都港区芝五丁目7番1号 日本電気株

式会社内

(72)発明者 笠原 健資

東京都港区芝五丁目7番1号 日本電気株

式会社内

(72)発明者 羽山 信幸

東京都港区芝五丁目7番1号 日本電気株

式会社内

(72) 発明者 大野 泰夫

東京都港区芝五丁目7番1号 日本電気株

式会社内

(72) 発明者 松永 高治

東京都港区芝五丁目7番1号 日本電気株

式会社内

(72)発明者 葛原 正明

東京都港区芝五丁目7番1号 日本電気株

式会社内

(12)

Fターム(参考) 4M104 AA04 AA10 BB01 BB02 BB05

BB06 BB09 BB14 BB16 BB18

CCO1 CCO3 DD34 DD68 EE14

GG12 HH17

5F102 FA03 FA05 GB01 GC01 GD01

GJ02 GJ10 GL04 GL08 GL09

 ${\tt GM00~GM04~GM08~GM10~GQ01}$

GR01 GS04 GS05 GT02 GT03

GV07 GV08 HC01 HC11 HC19